INPUT
/OUTPUT
OPERATION
(Cont'd)
MULTI-PROCESSOR
INSTALLA
TlON
PRIVILEGED
INSTRUCTIONS
CONTENTS
(Cont'd)
Page
Input/Output
Operational Control
.............................
38
Programming
Considerations
Prior
to
Input/Output
Initiation.
. 38
Input/Output
Initiation
..................................
38
Channel Servicing
.......................................
38
Channel Address Word ( CAW)
..........................
40
Channel
Block Address (CBA)
...........................
40
Channel Command
Word (CCW)
.........................
40
Input/Output
Channel
Registers.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Channel Address Register (CAR)
........................
45
Channel Command Register-II (CCR-II)
..................
45
Channel Command Register-I (CCR-I)
....................
46
Assembly/Status
Register
.....
0 0 • 0 0 • 0 0 • 0 • 0 • 0
•••
0
•••••
0 • • • 47
CBA Register
..............................
0
••
0 • • • • • • • • • 47
Input/Output
Instructions
..............
0 • • • • • • • • • • • • • • • • • • • • • 47
Start
Device
Instruction
. 0
•••••••••
0 0 • 0
••
0 • • • • • • • • • • • • • • • • 47
Halt
Device
Instruction
..........
0
••
0 • • • • • • • • • • • • • • • • • • • • 52
Test Device
Instruction
.................
0 • 0 0 • • • • • • • • • • • • • • 56
Check Channel
Instruction
.....
0
•••••••
0
•••
0 • • • • • • • • • • • • • •
60
Input/Output
Status
Indicators
...
0 0 • 0
••
0 0
••••
0 • • • • • • • • • • • • • • • •
60
Condition Code
...
0
•••••••••
0 0 0
••
0 0 0 0 • 0 0 0 • 0 • • • • • • • • • • • • • •
61
Channel
Status
Byte 0
•••••••
0.0
••
00
• 0 0 0 • 0
0.00
•••••••••••
0 63
Standard
Device Byte
00
•••
0
••
0.
0
•••
0
••
0
••••••••
0.........
65
Sense Bytes
.....
o.
0.0
•••••
0 • 0
•••
'0'
• 0 0 • 0
.000
• • • • • • • • • • • •
66
Channel Servicing
........
0
••••••
0
••••••••••••
0 • 0 • • • • • • • • • • • • 66
Servicing a
Data
Transfer
......
0 • • • • • • • • • • • • • • • • • • • • • • • • •
67
End
and Chaining Servicing
...........
0 • • • • • • • • • • • • • • • • • • 72
Interrupt
Servicing
..............
0
••••
0
••
0
••
0 • • • • • • • • • • • • 77
Introduction
.......................
0 0
••••
0 • • • • • • • • • • • • • • • • • •
81
Operational
Characteristics
..............
0 • 0
••••
0 • • • • • • • • • • • • •
81
Direct Control
Interface
..........
0
•••
0 o
••
0 0
••
0 0 • • • • • • • • • • • • • • 82
Static
Out Lines
.......
0 0 • 0
••
0 • 0
•••
0 0 • 0 • • • • • • • • • • • • • • • • • • 82
Static
In
Lines
.........
0
•••
0 0 0
••••
0 0 • 0 0 • • • • • • • • • • • • • • • • • 82
Signal
Out Line
......
0
•••
0.00.
o
••
0
00
00
••
o.
0
•••••
0 • • • • • • • 82
External
Signal
In
Line
..
0
•••••••••••••••
0 • 0 • • • • • • • • • • • • • 82
Power
Failure
Line
(PFND)
..
0 • • • • • • • • • • • • • • • • • • • • • • • • • • 82
Power
Failure
Inhibit
In
Line
(PFIR)
...................
82
Dual Processor
Complex
...
0
•••••••
0
•••••••
0 • • • • • • • • • • • • • • • • • • 83
Master/Satellite
Complex
'"
..........
0
••
0 • • • • • • • • • • • • • • • • • • • • 84
Maximum Multi-Processor
Complex
...
0 • • • • • • • • • • • • • • • • • • • • • • • • 85
Operational
Procedures.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Transmission
Procedure
..
0
•••
0
•••••
0
••••••••••••
0 • • • • • • • • 86
Response Procedure
...
0
••••••••
0
••
0
•••••••••
0
••••••
0
••
00
86
Introduction
................
0 • 0
•••••••
0
••••••••
0 • • • • • • • • • • • • 88
Instruction
Formats
...........
0 0
•••••
0 0
•••••••••••••
0 • • • • • • • 88
Interrupt
Action
.....
00
••
o
••
0
••••••
0
••••••
0
••••
0
•••••••••••
0 88
Function
Call
(FC)
.....................
0 • 0
••
0
•••••••••••••
0 90
Special
Function
# 1 Load
Translation
Memory
(LTM)
........
92
Special
Function
#2
Scan
Translation
Memory
and
Store
(STMS)
94
Special
Function
# 3
Store
Translation
Memory
(STM)
'"
0
•••
0 96
Special Function # 4 Load
Interval
Timer
(LIT)
. 0
•••
0 0 • 0
••
0 • • 97
iv