Contents
ii
l
EDSVS9332P−EXT DE 2.0
3.4.13 Program sets (PS) 3−76 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4.14 POS−TP (Touch−probe saving of the actual position value) 3−91 . . . . . . . . . . . . . . . . . . . . . . . . .
3.4.15 POS−PFI (Program Function Inputs) 3−93 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4.16 POS−PFO (Program Function Outputs) 3−94 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5 Function blocks 3−95 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.1 Absolute value generation (ABS) 3−95 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.2 Addition block (ADD) 3−96 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.3 Automation interface (AIF−IN) 3−97 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.4 Automation interface (AIF−OUT) 3−100 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.5 Analog inputs via terminal X6/1, X6/2 and X6/3, X6/4 (AIN) 3−102 . . . . . . . . . . . . . . . . . . . . . . . .
3.5.7 AND operation (AND) 3−104 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.7 Inverter (ANEG) 3−107 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.8 Analog output via terminal 62/63 (AOUT) 3−108 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.9 Arithmetic block (ARIT) 3−110 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.11 Arithmetic block (ARITPH) 3−111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.12 Analog signal changeover switch (ASW) 3−114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.12 BCD decade switch (BCD) 3−116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.13 Holding brake (BRK) 3−127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.15 System bus (CAN−IN) 3−132 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.16 System bus (CAN−OUT) 3−133 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.16 Comparator (CMP) 3−134 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.17 Long comparator (CMPPH) 3−139 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.19 Signal conversion (CONV) 3−144 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.20 Analog−digital converter (CONVAD) 3−146 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.21 Analog−phase converter (CONVAPH) 3−148 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.21 Digital−analog converter (CONVDA) 3−150 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.22 Phase−analog converter (CONVPHA) 3−153 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.23 Phase conversion (CONVPHPH2) 3−155 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.24 Characteristic function (CURVE) 3−156 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.25 Dead band (DB) 3−159 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.26 Drive control (DCTRL) 3−160 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.27 Master frequency input (DFIN) 3−164 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.28 Digital frequency output (DFOUT) 3−167 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.29 Digital frequency ramp function generator (DFRFG) 3−171 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.30 Digital frequency processing (DFSET) 3−177 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.31 Delay elements (DIGDEL) 3−182 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.32 Freely assignable digital inputs (DIGIN) 3−185 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.33 Freely assignable digital outputs (DIGOUT) 3−186 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.34 Free analog display code (DISA) 3−187 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.35 Free phase display code (DISPH) 3−189 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.36 First order derivative−action element (DT1) 3−190 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.38 Free piece counter (FCNT) 3−191 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.38 Free digital outputs (FDO) 3−193 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .